根据TrendForce最新研究，AI HPC(高效能运算)对异质整合的需求仰赖先进封装达成，其中的关键技术即是TSMC的CoWoS解决方案。然而，随著云端服务业者(CSP)加速自研ASIC，为整合更多复杂功能的晶片，对封装面积的需求不断扩大，已有CSP开始考量从TSMC的CoWoS方案，转向Intel的EMIB技术。

TrendForce表示，CoWoS方案将主运算逻辑晶片、记忆体、I/O等不同功能的晶片，以中介层(Interposer)方式连结，并固定在基板上，目前已发展出CoWoS-S、CoWoS-R与CoWoS-L等技术。随著NVIDIA Blackwell平台2025年进入规模量产，目前市场需求已高度倾向内嵌矽中介层的CoWoS-L，NVIDIA下世代的Rubin亦将采用，并进一步推升光罩尺寸。

AI HPC需求旺盛导致CoWoS面临产能短缺、光罩尺寸限制，以及价格高昂等问题。TrendForce观察，除了CoWoS多数产能长期由NVIDIA GPU占据、其他客户遭排挤，封装尺寸、以及地缘政治下的美国在地制造需求，也促使Google、Meta等北美CSP开始积极与Intel接洽EMIB解决方案。

TSMC挟技术优势主导先进封装前期市场，Intel以面积、成本优势应战

相较于CoWoS，EMIB拥有数项优势：首先是结构简化，EMIB舍弃昂贵且大面积的中介层，直接将晶片使用内嵌在载板的矽桥(Bridge)方式进行互连，简化整体结构，相对于CoWoS良率更高。其次是热膨胀系数(Coefficient of Thermal Expansion, CTE)问题较小，由于EMIB只在晶片边缘嵌矽桥，整体矽比例低，因此矽与基板的接触区域少，导致热膨胀系数不匹配的问题较小，较不容易产生封装翘曲与可靠度挑战。

EMIB在封装尺寸也较具优势，相较于CoWoS-S仅能达到3.3倍光罩尺寸、CoWoS-L目前发展至3.5倍，预计在2027年达9倍；EMIB-M已可提供6倍光罩尺寸，并预计2026到2027年可支援到8倍至12倍。价格部分，因EMIB舍弃价格高昂的中介层，能为AI客户提供更具成本优势的解决方案。

然而，EMIB技术也受限于矽桥面积与布线密度，可提供的互连频宽相对较低、讯号传输距离较长，并有延迟性略高的问题。因此，目前仅ASIC客户较积极在评估洽谈导入。

TrendForce指出，Intel自2021年宣布设立独立的晶圆代工服务(Intel Foundry Services, IFS)事业群，耕耘EMIB先进封装技术多年，已应用至自家server CPU平台Sapphire Rapids和Granite Rapids等。随著Google决议在2027年TPUv9导入EMIB试用，Meta亦积极评估规划用于其MTIA产品，EMIB技术有望为IFS业务带来重大进展。至于NVIDIA、AMD等对于频宽、传输速度及低延迟需求较高的GPU供应商，仍将以CoWoS为主要封装解决方案。